探索无限：开放式CPU创新实验平台激发学生创新潜能

项目背景

CPU 设计作为国内外研究热点，一直是高校的重要学科，备受关注。在传统的计算机组成原理课程实验中，学生的设计和研究空间受限于固定的指令集和系统结构。这些限制源于必须在同一个CPU上运行监控程序和测试程序，导致二进制兼容问题。

如今高校也正面临着一个迫切的需求：实验教学内容更新，以适应快速发展的计算机设计领域。这涉及到使用VHDL和Verilog等硬件描述语言（HDL），在实验中设计并验证计算机的典型功能部件。然而，现状是许多实验依然依赖于软件仿真，缺乏一个能够提供充分自由度的实验平台，让学生能够自主设计CPU，并且对设计进行深入的探索和验证。

为了跟进计算机设计方法的快速演进，高校需要整合先进的电子自动化设计工具，建立一个通用的CPU实验系统，以支持实验人员进行创新设计和深入研究。重庆邮电大学计算机科学与技术学院，作为教育改革的先行者，正致力于解决这一挑战。

学院目前提供的专业包括计算机科学与技术、智能科学与技术、空间信息与数字技术、网络工程、数据科学与大数据技术以及人工智能等。在计算机科学与技术专业的教学中，尽管一直沿用了“十一五国家规划教材”及其配套的实验箱，但这些教学资源和实验设备在经过了十多年的使用后出现了诸多问题，包括但不限于：

•    设备的老化和接口的陈旧；

•    通信链路的不稳定和中断；

•    软件运行时的卡顿和掉线；

•    实验资源的更新困难；

•    芯片的停产导致无法维修和更新。

解决方案

海云捷迅根据学校的现实情况，提供了基于Intel Cyclone 10 LP系列FPGA，开发了一款开放式CPU创新实验平台。该平台具备以下特点：

•    教学资源丰富：提供了丰富的教学资源，包括《开放式实验CPU设计》教材。

•    开放式设计：允许学生设计具有自主指令集的CPU，并进行时序仿真和功能验证。

•    低功耗与安全性：整机最大功耗仅为2.5W，简化了供电和程序下载流程。

•    耐用性：IP67防护等级，保证了设备的耐用性和使用寿命。

成果

通过开放式CPU创新实验平台，学生能够自由设计CPU内核，进行测试和验证，极大地提升了学生的实训能力和创新思维。教师无需重新修订教案，节约了教学备课工作量，能够更专注于提升学生的实践技能。

通过这个平台，学生可以更深入地理解计算机系统的工作原理，掌握CPU设计的关键技术，为未来的科研和工程实践打下坚实的基础。同时，该平台的低功耗设计、坚固耐用的构造以及丰富的教学资源，也为教学和学习带来了极大的便利。